ACTIVE MATRIX TYPE LIQUID CRYSTAL DISPLAY ELEMENT

Publication number: JP5150263 Publication date: 1993-06-18

Inventor:

ASAI YOSHIHIRO

Applicant:

TOKYO SHIBAURA ELECTRIC CO

Classification:

- international:

G02F1/136; G02F1/1368; G09F9/30; G02F1/13;

G09F9/30; (IPC1-7): G02F1/136; G09F9/30


- European:


Application number: JP19910315815 19911129 Priority number(s): JP19910315815 19911129

Report a data error here

Abstract of JP5150263

PURPOSE:To provide the active matrix type liquid crystal display element which enables picture elements to be increased in density and number by narrowing down intervals of connection pads and electric conductors and is improved in manufacture yield. CONSTITUTION: Connection electric conductors 103 of signal lines in even columns are arranged in a 1st wiring layer and connection electric conductors 101 of signal lines in odd columns are arranged in a 2nd wiring layer. The 1st wiring layer and 2nd wiring layer are insulated by an insulation layer 108. Thus, the electric conductors are distributed and arranged in the two wiring layers, so the number of electric conductors arranged in each wiring layer is a half as large as the number of electric conductors which are arranged in only one layer as before and the electric conductor intervals d3 are doubled. Thus, the occurrence rate of a short-circuit defect and an open-circuit defect in the manufacture process of the connection electric conductors is decreased to greatly improve the manufacture yield.





(19)日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-150263

(43)公開日 平成5年(1993)6月18日

(51)Int.Cl. ⁶		識別記号	庁内整理番号	FI	技術表示箇所
C 0 2 F	1/136	500	9018-2K		
G 0 9 F	9/30	3 3 8	7926-5G		

審査請求 未請求 請求項の数1(全 7 頁)


			· · · · · · · · · · · · · · · · · · ·		
(21)出願番号	特顯平3-315815	(71)出願人	000003078		
			株式会社東芝		
(22)出願日	平成3年(1991)11月29日		神奈川県川崎市幸区堀川町72番地		
	, , , , , , , , , , , , , , , , , , , ,	(72)発明者			
		(74)代期人			
		(74)代理人	弁理士 須山 佐一 (外1名)		

(54)【発明の名称】 アクテイブマトリックス型液晶表示素子

(57)【要約】

【目的】 接続パッドおよび配線の間隔を狭小化して画 素の高密度化や高画素数化を実現し、かつ製造歩留まり を向上したアクティブマトリックス型液晶表示素子を提 供する。

【構成】 偶数列の信号線の接続配線103が第1の配 線層に、また奇数列の信号線の接続配線101が第2の 配線層に配設されている。そして第1の配線層と第2の 配線圈とは絶縁層108で絶縁されている。このよう に、2つの配線層に配線が分配されて配設されているの で、一つの配線層あたりに配設された配線の本数は、従 来のように 1層だけに配設された配線と比べて半分の本 数となり、その配線間隔d3 は 2倍の広さとなる。こう して接続配線の製造工程における短絡不良や断線不良の 発生率が激減し、製造歩留まりが大幅に向上する。



【特許請求の範囲】

【請求項1】 駆動回路接続用の接続パッドと、マトリ ックス状に交差して配置され前記駆動回路接続用の接続 パッドに接続配線を介して接続する複数本の走査線およ び複数本の信号線査線と、前記走査線および前記信号線 に接続するスイッチング素子と、前記スイッチング素子 に接続する画素電極とが配置されたアクティブ素子基板 と、前記画素電極に対向する対向電極が配設された対向 基板と、前記アクティブ素子基板と前記対向基板との間 に挟持される液晶組成物とを有するアクティブマトリッ 10 クス型液晶表示素子において、

前記走査線に接続される前記接続配線と前記信号線に接 続される前記接続配線のうち少なくとも一方を、一本ご とあるいは複数本ごとに絶縁層を介して異なる層に配置 してなることを特徴とするアクティブマトリックス型液 晶表示素子。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はアクティブマトリックス 型液晶表示素子に関するもので、高精細な画素およびそ 20 の配線を有する場合において特に有効である。

[0002]

【従来の技術】近年、液晶表示素子の分野において、高 精細なテレビ表示や大画面なグラフィックディスプレイ 等を実現すべく、アクティブマトリックス型液晶表示素 子の開発が盛んに行なわれ、一部では既に実用化された ものもある。

【0003】このアクティブマトリックス型液晶表示器 子には、各画素の駆動の制御を行なうための手段として 半導体からなるスイッチング素子を用いている。この半 30 導体スイッチング素子は、通常、各画素につき 1個ずつ 配設されており、外部駆動回路との接続のための走査線 および信号線が 1本ずつ配線される。

【0004】このようなスイッチング素子や走査線や信 号線などは、通常、透過型表示が可能で大面積化も容易 であるなどの理由から、スイッチング素子にはTFT (薄膜トランジスタ) を、また走査線や信号線などの配 線にはITOなどの透明導電膜を用いて、ガラスなどの 透明絶縁基板上に成膜やエッチングなどフォトファブリ ケーションによってパターン形成されて配設される。

【0005】上記のようなアクティブマトリックス型液 晶表示素子の構造を図4に示す。

【0006】このアクティブマトリックス型液晶表示素 子は、透明絶縁基板401上にTFT402と透明導電 膜からなる画素電極403と走査線や信号線などの接続 配線404が配設されたアクティブ素子基板405と、 このアクティブ素子基板405に対向して設けられる透 明導電膜からなる対向電極406が全面に配設された対 向基板407と、液晶組成物408とを有し、アクティ

て配置しこれらの基板間に液晶組成物408を挟持さ せ、この基板の周囲を封着剤409で封着して形成され ている。

【0007】そして図5に示すように、前述の走査線や 信号線などの接続配線404は、画素領域外の周辺部分 に設けられ、その先端部に配設された接続パッド410 にて外部の液晶ドライバレSIのような駆動回路に接続 される。またアクティブ素子基板405の同図D-D′ における断面を図6に示す。

【0008】画素領域501から引き出された接続配線 404とこれに連なる接続パッド410は、絶縁基板6 03のゲート絶縁膜602上に1層に列設される。

【0009】しかしながら、このような液晶表示案子に おいては、接続される駆動回路としての液晶ドライバし SIにこの接続パッドを接続しなくてはならないため、 液晶ドライバLSIの 1個あたりの出力ピン数である 1 20本から 240本程度のパッドを 1グループにまとめ、ま たこれらのパッド間の間隔およびこれに接続される接続 配線404の間隔 d1 を、液晶ドライバLSIの出力ピ ン間隔に合わせて画素領域内の信号線502の間隔 d2 よりも狭く寄せて配設しなければならない。

【0010】そして近年、テレビやグラフィックディス プレイ等の高精細な表示を実現するために液晶表示素子 の画素の高密度化や高画素数化が要請されており、これ に対応するために駆動回路としての液晶ドライバLSI の出力ピン数はますます増加し、またそのピン間隔は、 例えばTAB (テープオートメーテッドボンディング) 実装方式の液晶ドライバLSIでは 390 μ m程度、CO B(チップオンボード)方式の液晶ドライバLSIでは 100 μ m程度というように、ますます狭小化する傾向に ある。そしてそのような液晶ドライバLSIの出力ピン に接続される接続パッド410およびこれに接続される 接続配線404の間隔d1もますます狭小化されなけれ ばならなくなっている。特に接続配線404は、接続パ ッド410よりもかなり長くかつ線幅が細い。

【0011】しかしながら、このように接続パッド41 0の間隔およびこれに接続される配線404の間隔 d1 の狭小化にともなって、アクティブ素子基板405を製 造するフォトファブリケーションの工程において、隣接 40 配線間での塵埃などに起因した短絡不良503や断線不 良504が特に接続配線404に多発するという問題が 顕著になってきた。そしてこれはアクティブ索子基板4 05の製造歩留まりの低下の大きな原因になっている。

【発明が解決しようとする課題】本発明はこのような問 題を解決するために成されたもので、その目的は、接続 パッドの間隔の狭小化にともなって発生する信号線や走 査線の接続配線における隣接配線間での短絡不良や断線 不良の問題を解消して、製造歩留まりの低下なくして接 ブ素子基板405と対向基板407とを平行に対向させ 50 続パッドの間隔を狭小化し画素の高密度化や高画素数化

-2-

20

3

を実現するアクティブマトリックス型液晶表示素子を提 供することにある。

[0013]

【課題を解決するための手段】本発明のアクティブマト リックス型液晶表示素子は、駆動回路接続用の接続パッ ドと、マトリックス状に交差して配置され前記駆動回路 接続用の接続パッドに接続配線を介して接続する複数本 の走査線および複数本の信号線査線と、前記走査線およ び前記信号線に接続するスイッチング素子と、前記スイ ッチング素子に接続する画素電極とが配置されたアクテ ィブ素子基板と、前記画素電極に対向する対向電極が配 設された対向基板と、前記アクティブ素子基板と前記対 向基板との間に挟持される液晶組成物とを有するアクテ ィブマトリックス型液晶表示素子において、前記走査線 に接続される前記接続配線と前記信号線に接続される前 記接続配線のうち少なくとも一方を、一本ごとあるいは 複数本ごとに絶縁層を介して異なる層に配置してなるこ とを特徴としている。

[0014]

【作用】複数本の走査線の接続配線および複数本の信号 線の接続配線が、それぞれ隣接する 2本の接続配線のう ち一方は第1の配線層に、また他方は第2の配線層に配 設されている。たとえば偶数番目の走査線の接続配線が 第1の配線層に配設され、その上に絶縁層を介して第2 の配線層として奇数番目の走査線の接続配線が配設され ている。そして第1の配線層と第2の配線層とは前述の 絶縁層で絶縁されている。このように、2層の配線層に 配線が分配されて配設されているので、一つの配線層あ たりに配設された接続配線の配線間隔は、従来のように 一層だけに配設された接続配線の配線間隔と比べて 2倍 30 となる。

【0015】このように従来よりも2倍の接続配線の配 線間隔を有することによって、本発明のアクティブマト リックス型液晶表示素子はそのアクティブ素子基板の接 続配線の製造工程における短絡不良や断線不良の発生率 を激減させて、製造歩留まりを大幅に向上させることが できる。

[0016]

【実施例】以下、本発明のアクティブマトリックス型液 晶表示素子の一実施例を図面に基づいて詳細に説明す る。ここでは特に本発明の要点であるアクティブ素子基 板に的を絞って説明する。

【0017】図1は本発明のアクティブマトリックス型 液晶表示素子の信号線の接続配線およびこれに接続され た接続パッドを示す平面図である。

【0018】また同図のA-A′、B-B′、C-C′ における断面をそれぞれ図2 (a)、図2 (b)、図2 (c) に示す。

【0019】図1に示すように、本発明のアクティブマ

110上の周辺部、即ち画素領域の外部に、奇数列の信 号線の接続配線101とこれに接続する奇数列の接続パ ッド102と、偶数列の信号線の接続配線103とこれ に接続する偶数列の接続バッド104と、この偶数列の 信号線の接続配線103に画素領域111から外に伸び る偶数列の信号線105を接続するスルーホール106 と、偶数列の接続パッド104を接続するスルーホール 107とを有している。

【0020】そして図2(b)の断面図に示すように、 10 この偶数列の信号線の接続配線103が絶縁基板100 の表面上に第1の配線層として、また第1の配線層の上 層に絶縁層108を介して奇数列の信号線の接続配線1 01が第2の配線層として配設されている。

【0021】偶数列の信号線の接続配線103は、この ように絶縁基板100上に第1の配線層として配設され ているが、これに接続されるべき画素領域から外に伸び る偶数列の信号線105および偶数列の接続パッド10 4は第2の配線層に配設されている。そこでこれらを図 2 (a) に示すようなスルーホール 106 および図 2 (c) に示すようなスルーホール107を設けることで

絶縁層108を貫通して信号線の接続配線103に接続 している。

【0022】一方、走査線の接続配線もこの信号線と同 様に 2層に配線されている。

【0023】このように、本発明のアクティブマトリッ クス型液晶表示素子の走査線や信号線の接続配線は 2層 に形成されていることで、各配線層における隣接する配 線の間隔が図1および図2(b)に示すd3のようにな り、従来技術の配線のような全配線が平面的に列設され るときの間隔 d1 と比べて約 2倍の幅となる。

【0024】このような構成により、本発明のアクティ プマトリックス型液晶表示素子はその接続配線の製造工 程における短絡不良の発生率が 1/2程度に減少し、その 製造歩留まりは大幅に向上する。

【0025】次に、本発明のアクティブマトリックス型 液晶表示素子の製造方法を、工程を追って説明する。

【0026】図3は本発明のアクティブマトリックス型 液晶表示素子のアクティブ素子基板の製造工程を示す図 である。

【0027】まず、図3の(1)に示すように、ガラス のような絶縁材料からなる絶縁基板100上に第1の配 線層として偶数列の信号線の接続配線103を配設す る。この偶数列の信号線の接続配線103の隣接配線ど うしの間隔は前述したように従来の配線の間隔の 2倍に なっているので、製造工程におけるその短絡不良の発生 する確率は 1/2程度となる。またこのとき画素領域内に おいてはTFTのゲート電極201および走査線202 が配設される。

【0028】次に図3の(2)に示すように、前述の偶 トリックス型液晶表示素子は、そのアクティブ素子基板 50 数列の信号線の接続配線103の上に絶縁層108を形 5

成する。

【0029】そしてこの絶縁届108の上に、画素領域 内においては図3の(3)、(4)に示すようにa-S i (アモルファスシリコン) 層などからなるTFTスイ ッチング紫子203、画素電極204を形成する。そし て画素領域の外部、即ちアクティブ素子基板110の周 辺部においては、図2の(5)に示すように、前述の偶 数列の信号線の接続配線103の画素領域からの信号線 105との接続部分および偶数列の接続パッド104と の接続部分の上の絶縁層にスルーホール106、107 を穿設する。このとき走査線側(図示省略)では、走査 線の接続配線に配設された接続パッド上の絶縁層に開口 が穿設され、走査線側の接続パッドがアクティブ素子基 板110の絶縁層の表面に露出して、外部の液晶駆動回 路の接続ピンと接続可能の状態になる。このような接続 パッド上の絶縁層に開口を穿設する工程は、既に従来技 術にも存在しているので、この開口の穿設と同じ工程内 でスルーホール106、107を穿設することができ る。即ちこのようなスルーホール106、107を穿設 する工程を別に付加する必要はない。

【0030】次に、図2の(6)に示すように、絶縁層108の上に第2の配線層として画紫領域内では信号線205を、また画紫領域外では奇数列の信号線の接続配線101と、画紫領域から伸びる偶数列の信号線105と、偶数列の接続パッド104とを配設する。そしてこの画紫領域から外に伸びた偶数列の信号線105はスルーホール106によって、また偶数列の接続パッド104はスルーホール107によって、偶数列の信号線の接続配線103に接続するように配設する。

【0031】この第2の配線層に配設された奇数列の信 30 号線の接続配線101の隣接する接続配線どうしの間隔 は前述したように従来の接続配線の間隔の2倍なので、 その短絡不良の発生の確率は1/2程度となる。また断線 不良の発生の確率も大幅に減少する。

【0032】このように、本発明のアクティブマトリックス型液晶表示素子は、絶縁基板100上に第1の配線層として偶数列の信号線の接続配線103を配設し、その上に絶縁層108を介して第2の配線層として奇数列の信号線の接続配線101を配設し、従来では絶縁基板上に1層に配設していた接続配線を上下2層に分配して40配設することで、各層ごとの隣接する接続配線の間隔を従来の2倍にとることができる。

【0033】一方、走査線側についても同様に、接続配線を上下2層に分配して配設して、その各層ごとの隣接する接続配線の間隔を従来の2倍にとることができる。

【0034】これにより、その接続配線の製造工程における短絡不良や断線不良の発生率を大幅に減少させ製造 歩留まりを飛躍的に向上させることができる。 6

【0035】しかも、信号線および走査線の、このような 2層に形成された接続配線は、上述の説明からも判るように、画素領域内における信号線と走査線とを絶縁層を介して上下 2層に配設するような従来技術に係る製造方法を画素領域外にも応用して、その接続配線やスルーホールのパターン形態を変更するだけでよく、従来のフォトファブリケーション技術による成膜やエッチングなどによる製造工程をそのまま用いることができる。

【0036】従って信号線および走査線の接続配線をこ 10 のように 2層に形成するための特別な工程を従来の工程 に付加することなく製造歩留まりが大幅に向上するの で、製造コストは飛躍的に低廉化される。

[0037]

【発明の効果】以上詳細に説明したように、本発明のアクティブマトリックス型液晶表示素子は、信号線および走査線の接続配線における隣接配線間での短絡不良や断線不良の問題を解消して、接続パッドの間隔の狭小化を実現しかつ製造歩留まりの向上を実現することにより、液晶表示素子の画素の高密度化や高画素数化を実現しながら製造コストの飛躍的な低廉化をも実現したアクティブマトリックス型液晶表示素子である。

【図面の簡単な説明】

【図1】本発明のアクティブマトリックス型液晶表示素 子の信号線の接続配線およびこれに接続された接続パッ ドを示す平面図。

【図2】本発明のアクティブマトリックス型液晶表示素 子のアクティブ素子基板の断面図。

【図3】本発明のアクティブマトリックス型液晶表示素 子のアクティブ素子基板の製造工程を示す図。

0 【図4】従来のアクティブマトリックス型液晶表示素子の構造を示す断面図。

【図5】従来のアクティブマトリックス型液晶表示素子の信号線の接続配線およびこれに接続された接続パッドを示す平面図。

【図 6 】本発明のアクティブマトリックス型液晶表示素 子のアクティブ素子基板の断面図。

【符号の説明】

1 0	0 純稼	恭敬
1.0]	列の作

101………奇数列の信号線の接続配線

102奇数列の接続パッド


103……偶数列の信号線の接続配線


104 ……偶数列の接続パッド


105………画素領域から外に伸びる偶数列の信号


106、107…スルーホール


110 ……アクティブ素子基板












【図3】



【図5】

